|
MS9180描述 MS9180 是單芯片、單電源、8bit、32MSPS模數轉換器；MS9180 使用多級差分流水線架 構保證了 32MSPS 數據轉換數率下全溫度范圍內無失碼。 MS9180 的輸入適合圖像視頻和通信系統應用；用戶可以根據實際需要選擇單端輸入或者差分輸入，也可根據需要選擇輸入范圍和消除失調。 連續信道，采樣單信道輸入頻率可以超過奈奎斯特頻率。交流耦合輸入可以借助內部的鉗位電路移位到一定的固定電平，動態性能非常完好。 MS9180 內部集成了可編程基準源。根據系統需要也可以選擇外部高精度基準滿足系統精度的要求。 單時鐘輸入控制內部的轉換周期；數字輸出二進制的數據信息。超出量化范圍檢測位信息表征了輸入信號超過了最小和最大量化范圍的信息。 MS9180 可工作在 2.7V~5.5V 單電源范圍，適合高速低功耗的應用范圍。 MS9180 適合工業溫度范圍（－40℃~+85℃）. 芯片特色 8 Bit 32 MSPS 流水線 ADC 低功耗：90mV （3V 電源下） 寬工作范圍：＋2.7～＋5.5V 高線性度：DNL：0.2LSB 低功耗模式控制 三態門輸出 量化范圍檢測 內建鉗位功能 高精度可編程基準電源 中頻亞采樣高達 135MHZ 管腳圖 應用說明 工作原理 MS9180 利用多級流水線架構實現了低功耗高速數據轉換；將整個的轉換精度分成低精度的單階子轉換器，各階轉換的結果在時序控制下通過內部數字校準電路實現了高精度的數據轉換。 工作模式 MS9180 適合多領域的圖像視頻、通信和儀表應用，可根據具體系統需要選擇合適的工作模式進行性能優化。為實現系統的靈活性，內部開關可編程實現了不同的工作模式，內部的三個模塊電壓基準，電壓緩沖、模擬輸入可在不同開關模式下實現不同的選擇，具體的實現形式和工作模式見表 1，及模式說明圖例。 睡眠模式 MS9180 可以通過設置引腳 STBY 為邏輯高電平同時保持時鐘在低電平進入睡眠模式。在這個模式下，典型的功耗約 4mW。芯片在 STBY 變成低電平后約 400ns后進入正常模式。 模擬輸入的驅動電路 圖 8 說明了等價的模擬輸入電路，MS9180 內部集成了采樣保持放大器。在時鐘低電平輸入時，開關 1 和 2 閉合，開關 3 關閉，輸入模擬信號對采樣電容CH 進行充電。當時鐘由低電平轉變成高電平時，開關 1 和 2 斷開，采樣保持電路進入保持模式，開關 3 關閉，運放的輸出等于采樣電容儲存的電壓。當時鐘由高電平轉變成低電平時，開關 3 首先斷開，開關 1 和 2 然后閉合，采樣保持放大器進入跟蹤模式。 輸入采樣保持電路的結構對模擬信號輸入驅動能力由一定的要求。引腳電容CP 和保持電容 CH 一般小于 5Pf。輸入信號源必須能夠在半個時鐘周期內把這些電容充電或放電到 8bit 精度所需要的電壓值。當采樣保持放大器進入跟蹤模式時，輸入信號源必須對保持電容 CH 充電或放電從上一周期儲存的電壓到一個新的電壓。最壞情況下，輸入信號源提供充電電流在半個時鐘周期內，通過開關 1導通電阻 Ron 是采樣電容發生最大輸入信號峰值的轉變。這中情況等效于驅動一個低輸入阻抗電路。另一個情況，當輸入信號源電壓等于前一時刻儲存的電壓時，保持電容不需要輸入電流，等價于輸入阻抗非常高。 在輸入信號源和 AIN 引腳之間加入串連電阻可以減少信號源的驅動能力的要求；如圖 9 所示。某些特殊應用的帶寬限制了串連電阻的大小，為了保證系統的性能指標，電阻限制在 20 歐姆以內。對于信號帶寬小于奈奎斯特頻率的應用，用戶可以適當增加電阻大小。另外加入一個對地的并聯電容可以減小交流負載阻抗，電容的大小需要根據信號內阻和需要的信號帶寬來選擇。 MS9180 的信號輸入范圍是基準電壓的函數。對于輸入范圍的選擇，根據基準部分中內部基準和外部基準的不同編程來選擇確定。 在許多應用中，尤其是單電源工作，交流耦合提供了一種方便的偏置模擬輸入信號在合適的量化范圍的方法。圖 10 說明了交流耦合模擬輸入信號的典型結構 。 這 種 結 構 的 高 通 -3dB 角 頻 率 是 非 常 重 要 的 考 慮 參 數 。 ,其中CEQ是 C1 和 C2 的并聯。 在選擇電阻值是需要特別的考慮，交流耦合電容在輸入端集成了開關傳輸特性，導致了節點直流偏置電流流入輸入。偏置電流的大小隨著輸入信號幅度偏離中間參考電壓值的大小和采樣頻率的增加而增加。當輸入信號等于基準中間值時，輸入偏置電流最小，同時導致輸入失調誤差（R1+R2)*IB .如果需要補償這個誤差，考慮減小 R2 或者調整 VBIAS 實現滿足需要的失調要求。 系統應用種必須使用直流耦合，通過運放改變參考地的信號直流電平以實現輸入信號在合適的量化范圍內。圖28給出了使用AD8041的同向模式的電路結構。 MS9180 可以采用差分輸入的信號模式。這種結構需要通過短接 REFTS 和REFBS 兩個輸入端作為一個差分輸入端。圖 12 給出了 1V P-P 信號的差分輸入模式。 時鐘輸入 MS9180 時鐘輸入通過內部的反向器緩沖器給電路提供時鐘，內部反向器通過 AVDD 引腳供電。這種結構保證了時鐘滿足了＋5V 或＋3.3V CMOS 邏輯輸入信號，輸入閾值電壓在 AVDD/2。 MS9180 的流水線結構既工作在時鐘的上升沿又工作在下降沿。為了最小話占空比的偏差，推薦采樣高速或先進 CMOS 邏輯時鐘（HC/HCT, AC/ACT）。CMOS邏輯提供了對稱的電壓閾值電平和足夠的上升和下降時間滿足 32 MSPS 的采樣操作。MS9180 設計的最高時鐘頻率位 32MHz，更高的時鐘頻率將要弱化系統的性能指標；選擇更低的時鐘頻率可以提高系統的性能指標。輸出緩沖的功率消耗主要正比于時鐘頻率，更低的時鐘頻率可以降低功耗。 數字輸入和輸出 MS9180 的每一個數字控制輸入引腳，如 THREE_STATE、STBY 和時鐘 CLK 等都是參考模擬地。數字輸出的格式直接是二進制輸出，如圖 14 所示。當 STBY為高電平是，時鐘 CLK 無效時，電路進入低功耗模式，靜態功耗下降到 5mW。 系統應用圖 |
