信號完整性基礎知識

發布時間：2012-3-11 08:59 發布者：alexyuen

近年來，通訊技術、計算機技術的發展越來越快，高速數字電路在設計中的運用越來越多，數字接入設備的交換能力已從百兆、千兆發展到幾十千兆。高速數字電路設計對信號完整性技術的需求越來越迫切。
在中、大規模電子系統的設計中，系統地綜合運用信號完整性技術可以帶來很多好處，如縮短研發周期、降低產品成本、降低研發成本、提高產品性能、提高產品可靠性。
數字電路在具有邏輯電路功能的同時，也具有豐富的模擬特性，電路設計工程師需要通過精確測定、或估算各種噪聲的幅度及其時域變化，將電路抗干擾能力精確分配給各種噪聲，經過精心設計和權衡，控制總噪聲不超過電路的抗干擾能力，保證產品性能的可靠實現。
為了滿足中興上研一所的科研需要，我們在去年和今年關于信號完整性技術合作的基礎上，克服時間緊、任務重的困難，編寫了這份硬件設計培訓系列教材的“信號完整性”部分。由于我們的經驗和知識所限，這部分教材肯定有不完善之處，歡迎廣大讀者和專家批評指正。
本教材的對象是所內硬件設計工程師，針對我所的實際情況，選編了第一章——導論、第二章——數字電路工作原理、第三章——傳輸線理論、第四章——直流供電系統設計，相信會給大家帶來益處。同時，也希望通過我們的不懈努力能消除大家在信號完整性方面的煩腦。

信號完整性基礎知識.pdf

1021.5 KB, 下載積分: 積分 -1

本文地址：http://m.4huy16.com/thread-87069-1-1.html 【打印本頁】

本站部分文章為轉載或網友發布，目的在于傳遞和分享信息，并不代表本網贊同其觀點和對其真實性負責；文章版權歸原作者及原出處所有，如涉及作品內容、版權和其它問題，我們將根據著作權人的要求，第一時間更正或刪除。