|
在過去的兩年中，“All Programmable”技術(shù)和器件的領(lǐng)先企業(yè)賽靈思（Xilinx）公司推出了數(shù)項(xiàng)突破性技術(shù)。近日，賽靈思全球高級(jí)副總裁、亞洲區(qū)執(zhí)行總裁湯立人向我們介紹了該公司在28nm節(jié)點(diǎn)取得的成就和下一代20nm技術(shù)的前景。 在28nm節(jié)點(diǎn)，賽靈思取得了三個(gè)方面的技術(shù)領(lǐng)先：FPGA、SoC和3D IC。 賽靈思的28nm FPGA在2011年一季度實(shí)現(xiàn)首發(fā)，采用臺(tái)積電的高性能低功耗（HPL）工藝，據(jù)稱比競(jìng)爭廠商的產(chǎn)品功耗低25%至50%，是行業(yè)唯一針對(duì)每瓦性能而優(yōu)化的FPGA，是存儲(chǔ)、收發(fā)器、DSP性能和集成度領(lǐng)先的一代。賽靈思的FPGA + ARM處理器的SoC也是業(yè)內(nèi)首創(chuàng)，與2011年第四季度首先發(fā)售，比競(jìng)爭對(duì)手領(lǐng)先了一年以上。該公司的3D IC也在2011年四季度首發(fā)，2012年二季度在原型設(shè)計(jì)和有線通信方面實(shí)現(xiàn)量產(chǎn)。 在設(shè)計(jì)工具方面，賽靈思新推出了替代ISE的Vivado設(shè)計(jì)套件，這是針對(duì)未來十年的“All Programmable”的全新工具。它不僅能夠大幅縮短集成時(shí)間和實(shí)現(xiàn)時(shí)間（從過去的幾各月到現(xiàn)在的幾周），而且能夠優(yōu)化芯片獲得最高的QoR（Quality of Results)，提升幅度達(dá)20%。 湯立人說，28nm是一個(gè)關(guān)鍵的節(jié)點(diǎn)，是下一代20nm技術(shù)的堅(jiān)實(shí)基礎(chǔ)。他說，賽靈思公司在28nm還有很多工作要做，將有更多的產(chǎn)品實(shí)現(xiàn)量產(chǎn)。在20nm節(jié)點(diǎn)，賽靈思和Altera將采用臺(tái)積電相同的半導(dǎo)體工藝，產(chǎn)品的差異化將主要表現(xiàn)在架構(gòu)上。由于成本的原因，臺(tái)積電的20nm FPGA生產(chǎn)將不再提供多種工藝。賽靈思在28nm已經(jīng)實(shí)現(xiàn)了所有器件采用統(tǒng)一架構(gòu)，工藝過渡將更加方便。 
賽靈思的產(chǎn)品路線圖 在20nm節(jié)點(diǎn)，賽靈思將延續(xù)FPGA、SoC和3D IC三個(gè)方面的成就。其FPGA產(chǎn)品將主要針對(duì)100G有線網(wǎng)絡(luò)和多通道無線射頻應(yīng)用，實(shí)現(xiàn)更高的性能功耗比。SoC產(chǎn)品將針對(duì)嵌入式視覺（圖像分析）、數(shù)據(jù)中心（數(shù)據(jù)連接、安全處理）等領(lǐng)域。3D IC將針對(duì)下一代100G和400G智能網(wǎng)絡(luò)，滿足下一代協(xié)議更好的通信質(zhì)量，以及數(shù)據(jù)中心交換機(jī)的高性能和內(nèi)存緩沖。這三類產(chǎn)品將實(shí)現(xiàn)下列目標(biāo)。 下一代FPGA 賽靈思的下一代FPGA針對(duì)更高性能、更低功耗和更高集成度而協(xié)同優(yōu)化，具有 * 專為系統(tǒng)優(yōu)化的收發(fā)器 –最高的信道質(zhì)量：擁有第二代自動(dòng)均衡的 –最高的帶寬：擁有100個(gè)33Gb/s 收發(fā)器 * 性能優(yōu)化提升2倍 –更快的 DSP ，BRAM（Block RAM）, DDR4 及收發(fā)器 –內(nèi)存帶寬加大2倍 * 90％以上的布線結(jié)構(gòu) –實(shí)現(xiàn)更高的帶寬總線和更快的設(shè)計(jì)收斂 * 功耗優(yōu)化至減半 –優(yōu)化的性能/瓦 –下一代模塊級(jí)的功耗管理 * 集成度提升和BOM降低 1.5倍 – logic, DSP, BRAM, AMS, VCXO 提升1.5倍 第二代SoC 針對(duì)更高的性能、更低的功耗和更高的集成度而協(xié)同優(yōu)化： * 第二代的多核結(jié)構(gòu) –異構(gòu)（Heterogeneous）處理功耗 –高帶寬 AXI 接口及安全性 * 性能優(yōu)化2倍 –多核、內(nèi)存和結(jié)構(gòu)協(xié)同優(yōu)化 –更高的帶寬連接：從處理系統(tǒng)到結(jié)構(gòu) * 功耗優(yōu)化至減半 –SoC 級(jí)的功耗管理 * 集成度增加及 BOM降低2倍 –多 CPU, DSP, FPGA, AMS –經(jīng)驗(yàn)證的 DSP 和 C 和 RTL中的Video IP * 下一代的設(shè)計(jì)工具 –HLS支持的基于C的軟件和硬件 –強(qiáng)大的生態(tài)系統(tǒng) 第二代 3D IC 專為更高性能、功耗和集成度而進(jìn)行了協(xié)同設(shè)計(jì) * 同構(gòu)、異構(gòu)3D –第三代的構(gòu)造和裸片架構(gòu) – 支持更高性能緩沖的豐富的內(nèi)存 * 第二代 3DIC 互聯(lián) –裸片之間的互聯(lián)帶寬增加5倍多 –行業(yè)標(biāo)準(zhǔn)的接口 * 尖端的功能 –支持未來的XCVR 協(xié)議 (56Gb/s) * 集成度提升和BOM降低 1.5倍 –邏輯增加1.5倍 (是28nm 單純的一個(gè)芯片的3-4倍）
賽靈思的下一代產(chǎn)品示圖 湯立人最后總結(jié)道，賽靈思在20nm將繼續(xù)領(lǐng)先一代，其All Programmable FPGA、第二代 SoC 和 3D IC 將實(shí)現(xiàn)性能加倍、功耗減半、生產(chǎn)力提升4倍、集成提高1.5 – 2倍、BOM 成本降低20~50%。 |
