介紹了如何利用modelsim提供的FLI(Foreign Language Interface)接口對VHDL設(shè)計(jì)文件進(jìn)行協(xié)同仿真，給出了協(xié)同仿真的意義以及協(xié)同仿真的程序結(jié)構(gòu)和系統(tǒng)結(jié)構(gòu)。 　　1 前言 　　協(xié)同仿真就是 ...

　　1 引 言 　　Multisim是加拿大Interactive Image Technologies公司近年推出的電子線路仿真軟件EWB(Electronics Workbench，虛擬電子工作平臺)的升級版。Multisim為用戶提供了一個(gè)集成一體 ...

　　在電子技術(shù)實(shí)驗(yàn)教學(xué)中，構(gòu)建學(xué)生的電路設(shè)計(jì)理念，提高學(xué)生的電路設(shè)計(jì)能力，是教學(xué)的根本目的和核心內(nèi)容。數(shù)字鐘電路的設(shè)計(jì)和仿真，涉及模擬電子技術(shù)、數(shù)字電子技術(shù)等多方面知識，能夠體現(xiàn)實(shí) ...

　　在電子電路設(shè)計(jì)的初級階段，電子工程師為了驗(yàn)證電路的功能，往往是焊接一塊試驗(yàn)板或在面包板上搭接電路，然后通過測試儀器進(jìn)行分析和判斷。這種方法耗資耗時(shí)耗力，而且還受到硬件設(shè)備的制約 ...

　　6.9 典型實(shí)例12：增量式設(shè)計(jì)(Incremental Design)演示 　　6.9.1 實(shí)例的內(nèi)容及目標(biāo) 　　1.實(shí)例的主要內(nèi)容 　　6.7節(jié)對增量式設(shè)計(jì)這一方法的基本概念和流程做了全面的介紹。本節(jié)將以一個(gè) ...

　　6.7 片上邏輯分析儀(ChipScope Pro)使用技巧 　　在FPGA的調(diào)試階段，傳統(tǒng)的方法在設(shè)計(jì)FPGA的PCB板時(shí)，保留一定數(shù)量的FPGA管腳作為測試管腳。在調(diào)試的時(shí)候?qū)⒁獪y試的信號引到測試管腳，用邏 ...

　　6.6 增量式設(shè)計(jì)(Incremental Design)技巧 　　本節(jié)將對ISE下增量式設(shè)計(jì)做一個(gè)全面的介紹。FPGA作為一種現(xiàn)場可編程邏輯器件，其現(xiàn)場可重編程特性能夠提高調(diào)試速度。每次硬件工程師可以很方 ...

　　6.5 編譯與仿真設(shè)計(jì)工程 　　編寫代碼完成之后，一個(gè)很重要的工作就是驗(yàn)證代碼功能的正確性，這就需要對代碼進(jìn)行編譯與仿真。編譯主要是為了檢查代碼是否存在語法錯(cuò)誤，仿真主要為了驗(yàn)證代 ...

　　6.4 創(chuàng)建設(shè)計(jì)工程 　　本節(jié)將重點(diǎn)講述如何在ISE下創(chuàng)建一個(gè)新的工程。要完成一個(gè)設(shè)計(jì)，第一步要做的就是新建一個(gè)工程。具體創(chuàng)建一個(gè)工程有以下幾個(gè)步驟。 　　(1)打開Project Navigator， ...

　　6.2 ISE軟件的安裝與啟動 　　6.2.1 ISE軟件的安裝 　　ISE的安裝改變了license管理方式，在安裝后并不需要任何license支持，僅僅是在這安裝過程式中輸入ISE的注冊序列號(Register ID)即 ...

　　ISE軟件簡介 　　Xilinx作為當(dāng)界上最大的FPGA/CPLD生產(chǎn)商之一，長期以來一直推動著FPGA/CPLD技術(shù)的發(fā)展。其開發(fā)的軟件也不斷升級換代，由早期的Foundation系列逐步發(fā)展到目前的ISE 9.x系列 ...

Xilinx FPGA入門連載27：基于Chipscope的超聲波測距調(diào)試之功能簡介特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan.baidu.com/s/1jGjAhEm 1 超聲波測距原理超聲波模塊的驅(qū)動控制原理 ...