時序約束和你的工程 　　執(zhí)行工具不會試圖尋找達到最快速的布局&布線路徑。——取而代之的是，執(zhí)行工具會努力達到你所期望的性能要求。 　　性能要求和時序約束相關——時許約束通過將邏 ...

　　這次要說明的一個問題是我在做一個480*320液晶驅動的過程中遇到的，先看一個簡單的對比，然后再討論不遲。 　　這個程序是在我的液晶驅動設計中提取出來的。假設是x_cnt不斷的增加，8bit的 ...

　　相信學過單片機的同學對I2C總線都不陌生吧，今天我們來學習怎么用verilog語言來實現它，并在FPGA學習版上顯示。 　　i2c總線在近年來微電子通信控制領域廣泛采用的一種新型的總線標準，他 ...

　　以前在學單片機的時候，覺得串口通信其實很簡單，只要一個指令數據就能輕易的接收或者發(fā)送。前幾天試著用FPGA實現，發(fā)現里面的學問還不少，并沒有想象的那么簡單。當然代碼肯定是參考別人的 ...

　　一、關于HDL 　　1. HDL簡介 　　HDL ： Hardware Discription Language 硬件描述語言，即描述FPGA/CPLD內部邏輯門的工作狀態(tài)，來實現一定電路。 　　隨著EDA技術的發(fā)展，使用硬件語言設 ...

　　剛開始玩CPLD/FPGA開發(fā)板的時候使用的一塊基于EPM240T100的板子，alter的這塊芯片雖說功耗小體積小，但是資源還是很小的，你寫點稍微復雜的程序，如果不注意coding style，很容易就溢出了。 ...

　　學習FPGA其實也不算久，開始的時候參考別人的代碼并不多，大多是自己寫的，那時候做時序邏輯多一些。參加了中嵌的培訓班，一個多月的時間在熟悉ISE軟件的使用以及verilog語法方面下了苦功， ...

　　進入波形仿真后點擊運行按鈕即可出波形，下面我們來驗證我們的cpu代碼是否正確 　　大家先看兩個圖，等會小墨同學會結合這兩個圖給大家細細講解仿真過程 　　 　　 　　 ...

　　本文敘述概括了FPGA應用設計中的要點，包括，時鐘樹、FSM、latch、邏輯仿真四個部分。 　　FPGA的用處比我們平時想象的用處更廣泛，原因在于其中集成的模塊種類更多，而不僅僅是原來的簡單 ...

簡單的說，進入了電子，不管是學純模擬，還是學單片機，DSP、ARM等處理器，或者是我們的FPGA，一般沒有不用到按鍵的地方。按鍵：人機交互控制，主要用于對系統的控制，信號的釋放等。因此在這 ...

　　上一篇文章我介紹了一下一片簡易CPU的設計，今天的課程我講仿真，也即前仿真。這次課程，小墨同學將和大家從建立工程開始，一步步梳理testbench的書寫過程，幫助大家對仿真有一個深刻的概念 ...

　　特定路徑時序約束 　　使用全局時序約束(PERIOD,OFFSET,PAD-TO-PDA)將約束整個設計 　　僅僅使用全局約束通常會導致過約束 　　——約束過緊 　　——編譯時間延長并且可能阻止實現時序 ...